

Soluzione della prova scritta di Fondamenti di Elettronica

del 3 febbraio 2015, parte digitale

- 1) Il ritardo minimo della tecnologia è dato da

$$t_{p0} = \frac{2C_{in}}{\beta'_n V_{DD}} F(V_T/V_{DD})$$

dove $C_{in} = (1 + \varepsilon)(C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN})$ è la capacità di un invertitore ad area minima. Coi parametri del nostro caso: $F=2.00$ e $C_{in}=1.8fF$; segue $t_{p0}=24ps$.

- 2) I primi 3 invertitori ritardano ciascuno $2t_{p0}$, dato che pilotano carichi capacitivi che sono il doppio della loro capacità di ingresso; il 4° invertitore ha carico $0.5pF$ e capacità di ingresso $8C_{in}$. Quindi il ritardo totale vale:

$$t_{tot} = t_{p0} \left(3 \cdot 2 + \frac{0.5pF}{8C_{in}} \right) = 980ps.$$

- 3) Ogni inverter della catena commuta in media ogni 4 cicli di clock, quindi

$$P_d = \frac{1}{4} (2C_{in} + 4C_{in} + 8C_{in} + C_L) V_{DD}^2 f_{ck} = 89\mu W.$$

- 4) I primi 2 inverter ritardano sempre $2t_{p0}$; il 3° ha una capacità di ingresso $4C_{in}$ e si trova in uscita la capacità del 4° stadio, che diciamo avere un dimensionamento u . Il 4° stadio ha capacità di ingresso uC_{in} e come carico $0.5pF$. Quindi:


$$t_{tot} = t_{p0} \left(2 \cdot 2 + \frac{u}{4} + \frac{0.5pF}{uC_{in}} \right).$$

La minimizzazione fornisce:

$$u = \sqrt{\frac{4 \cdot 0.5pF}{C_{in}}} = 33,$$

cioè $S_n=u=33$ e $S_p=2u=66$. Il ritardo diventa: $t_{tot}=497ps$.

- 5) I blocchi ϕ_n e ϕ_p possono implementare solo funzioni negate, quindi invece di fare due porte AND che entrano in un OR, facciamo due NAND in logica ϕ_n che entrano in un altro NAND di tipo ϕ_p :



Attenzione al clock del blocco ϕ_p , che deve essere il negato del caso ϕ_n , per avere la valutazione contemporaneamente in tutti i blocchi.